ADC

0 LP 2S - 3N
40 % SR 2S - 3N
0 LP

Support

0 LP 2S - 2N
50 % SR 1S - 1N
0 LP
50 % SR 1S - 1N
0 LP